A Systematic Methodology for Characterizing Scalability of DNN Accelerators using SCALE-Sim (ISPASS `20)
[Slide 2] Motivation & Background 제목: Why SCALE-Sim? DNN workload는 massive parallelism을 가지며, 계속해서 규모가 커지고 있음 효율적인 DNN 가속기 설계에는 scaling 전략(Scale-up vs. Scale-out) 결정이 핵심 기존에는 monolithic 구조 중심의 분석이 많았음
[Slide 3] What is SCALE-Sim? 제목: SCALE-Sim Overview Systolic Array 기반의 DNN Accelerator용 Cycle-Accurate Simulator Hardware config와 DNN topology 입력 → compute cycles, bandwidth, utilization 추출 다양한 데이터플로우 (OS, WS, IS) 모델링 가능
[Slide 4] Systolic Array & Dataflows
제목: Supported Dataflows in SCALE-Sim 3종류의 dataflow 모델링 가능: Output Stationary (OS): 결과 pixel 고정 Weight Stationary (WS): filter 고정 Input Stationary (IS): 입력 고정 data reuse 특성에 따라 cycle 경과 및 BW 차이 발생
[Slide 5] Cycle-Accurate Simulation: How? 제목: Matrix Multiply Simulation in SCALE-Sim PE는 stall 없이 compute 되도록 read trace 생성 입력 → 처리 → 출력까지 SRAM/DRAM trace 생성 Utilization, DRAM BW, latency를 cycle 단위로 추적 실제 RTL과 유사한 결과 검증 완료
[Slide 6] Analytical Runtime Model 제목: Analytical Model for Runtime Estimation Scale-up runtime: 공식 Scale-out runtime: 공식 folding/tile 개념 포함 → 수천 개 구성 비교 가능
