CXL Problem

250314

PIM에서는 공간의 제약이 큰 이슈인 것 같은데, 갑자기 생각난게 양준성 교수님의 LPDDR ECC 관련 논문. 거기서 공간 overhead를 다루었던 것 같은데, 거기는 ECC 강화로 인해 면적 이슈가 있긴 했음.

아니 근데 In-DRAM ECC가 꼭 필요한가? HBM 같은 경우는 Host ECC로 이관하라는 얘기도 있던 것 같기도 하고.. DNN 추론 과정에서 Bit-flip 같은게 신뢰성에 정말 영향이 있나? 있다면 Edge Device에선?

만약

1. M/L App의 추론 부에서 Bit Flip으로 인한 결과 신뢰성 차이를 크게 느낄 수 없고
2. In-DRAM ECC의 한계도 있고(Wandering),
3. 운영체제나 메모리컨트롤러 등 Host Side의 Error Resilience를 신뢰할 수 있다면

→ PIM에서는 ECC Engine을 빼버리고 Processing Engine으로 채울 수 있지 않을까?

20250320

근데 이거를 heterogeneous 라고 할 수 있나? ECC 덜 달린 메모리를 쓴다는거 아님?

메모리 계층 구조를 활용할 수 있어야 의미가 있을 것 같은데..

결국 NQ나 4x9 DIMM 활용한다는 컨셉인 것 같아서 흥미 떨어짐