1. Flash Memory의 기본 구조와 원리 • Flash Memory는 Floating Gate(FG)에 전자를 가두거나 빼내어 V_{th}를 조절하는 방식입니다. • Coupling Ratio가 매우 중요합니다. Control Gate에 전압을 걸었을 때 Floating Gate에 얼마나 전압이 잘 전달되는지를 결정합니다. • 기본 원리: "Charge storage on the Floating gate modulates the threshold voltage of the underlying MOSFET" • $\alpha_{CG}$ (Control Gate Coupling Ratio): "A large $\alpha_{CG}$ is preferred as the control voltage can effectively tune the floating gate voltage" ◦ 문제 포인트: $\alpha_{CG}$는 커야 좋은가 작아야 좋은가? 커야 좋다. • $\alpha_{D}$ (Drain Coupling Ratio): "A small $\alpha_{D}$ is preferred as the drain voltage cannot effectively tune the floating gate voltage" ◦ 문제 포인트: $\alpha_{D}$는 커야 좋은가 작아야 좋은가? 작아야 좋다. (드레인 전압에 의해 FG 전압이 흔들리면 안 되기 때문)

2. 터널링 메커니즘: FN vs CHE 전자를 주입(Program)하거나 빼내는(Erase) 두 가지 주요 방법의 차이를 명확히 알아야 합니다. • Fowler-Nordheim (FN) Tunneling: ◦ 정의: "A field assisted tunneling with a triangular barrier" ◦ 특징: 전류($I_{FN}$)가 작아 속도는 느리지만 효율이 좋음. 주로 NAND의 Program/Erase와 NOR의 Erase에 사용됨. • Channel Hot Electron (CHE): ◦ 정의: "Carriers gain energy as they travel along the channel. characterized by a 'temperature' that is higher than the lattice temperature" ◦ 특징: 채널을 따라 이동하며 에너지를 얻은 '뜨거운' 전자가 산화막을 뛰어넘음. 주로 NOR의 Program에 사용됨. • Source Side Injection (SSI): CHE의 효율을 높이기 위해 고안된 방식.

3. NOR Flash vs NAND Flash • 구조 차이: ◦ NOR: "Direct access to bitline" → 각 셀이 병렬로 연결됨. ◦ NAND: 셀들이 직렬로 연결됨 (String 구조). • Read 성능: ◦ NOR: "Fast initial random read access" ◦ NAND: "Slow initial access" → 직렬 저항 성분이 크기 때문. • 용도 차이: (문장 그대로 암기 추천) ◦ NAND: "well suited for storage of sequential data such as pictures, videos..." ◦ NOR: "advantages of random-cell-access and byte-write capability." • Program 방식 차이: ◦ NOR: CHE (Channel Hot Electron) → inefficient (전력 소모 큼, 효율 낮음). ◦ NAND: FN Tunneling → efficient (전력 소모 작음, 효율 높음).

4. NAND Flash의 동작 (Program Inhibit) NAND에서 특정 셀만 쓰고(Program), 같은 워드라인(WL)에 있는 다른 셀은 쓰지 않으려면(Inhibit) 어떻게 해야 하는가? • Program Inhibit 원리: ◦ 선택되지 않은 Bitline(BL)에 $V_{CC}$ 같은 전압을 걸어주면, String Select Transistor가 꺼지면서 채널이 Floating 됩니다. ◦ 이때 Control Gate에 고전압($V_{pgm}$)이 걸리면, 커플링에 의해 채널 전압도 같이 붕 뜹니다(Self-Boosting). ◦ 결과: "Cell B will be inhibited with ~12V across it" → 전압 차이가 줄어들어 터널링이 발생하지 않음.

5. Scaling Challenges (미세화의 한계) Flash 메모리를 작게 만들수록 생기는 3가지 문제점.

1. Cell-to-Cell Interference (간섭): ◦ "Due to the smaller pitch, capacitance coupling between neighboring cells dramatically increase!" ◦ 해결책: Air gap → 유전율을 낮춰 커패시턴스 감소.
2. Few Electron Problem (적은 전자 수): ◦ "Fewer electrons, larger variation." ◦ 전자가 몇 개 없어서 하나만 새어나가도 $V_{th}$가 크게 변함.
3. Random Telegraph Noise (RTN): ◦ 산화막 트랩에 전자가 잡혔다 풀렸다 하면서 전류가 흔들리는 현상.

6. Charge Trap Flash (SONOS) 도체인 Floating Gate 대신 부도체(Nitride)에 전자를 가두는 방식. 3D NAND의 기본 소자입니다. • 구조 차이: Charge trap in SiN film (insulator) • 장점 (Defect 관련): Only limited charges located near the defect are lost ◦ 이유: 부도체라서 전자가 옆으로 이동을 못 하므로, 구멍(Defect)이 나도 그 근처 전자만 빠져나감. (Floating Gate는 도체라서 싹 다 빠져나감) • 동작 특성: "Low programming voltage (<10 V)" • Erase 방식: "Electrons tunnel out... Holes are injected from Si substrate"→ 전자만 쓰는 FG와 달리 **Hole(정공)**도 사용함.

7. 3D NAND 미세화(Scaling)가 한계에 부딪혀서, 아파트를 쌓듯이 위로 쌓아 올린 구조. • Process (공정):

◦ 층층이 쌓고(Deposit) → 구멍 뚫고(Etch Hole) → 벽면에 ONO/Poly 바르고(Fill) → ... → 나중에 금속 게이트로 교체(Gate Replacement). • 이 공정을 통해 Bit Cost Scaling(비트당 가격 절감)을 지속할 수 있게 됨.

1. 전하 기반(Charge-based) vs 저항 기반(Resistance-based) 기존 메모리(Flash)와 차세대 메모리의 가장 큰 차이점입니다. • Charge-based Memory (기존): DRAM(커패시터), Flash(플로팅 게이트) 등 전하($Q$)를 저장하는 방식. 스케일링(미세화)할수록 전하 수가 줄어들어 신뢰성 문제가 생김. • Resistance-based Memory (차세대): RRAM, PCM, MRAM 등 원자의 배열이나 상태를 바꿔 저항(Resistance) 차이로 0과 1을 구분함. • Emerging Memory의 종류 : ◦ Resistive RAM (RRAM) ◦ Phase Change Memory (PCM) ◦ Magnetic RAM (MRAM) ◦ Ferroelectric Memory (FeRAM)

2. RRAM의 두 가지 메커니즘: ECM vs VCM RRAM은 절연체가 전기가 통하는 길(Filament)이 생겼다(Low Resistance) 끊어졌다(High Resistance) 하는 원리입니다. 이 길을 만드는 재료가 무엇이냐에 따라 두 가지로 나뉩니다.

1. ECM (Electrochemical Metallization) / CBRAM: ◦ 정의: "Cation based switching" → 양이온 기반. ◦ 재료: 활성 전극(Active Electrode, 예: Ag, Cu)과 고체 전해질(Solid-electrolyte). ◦ 원리: 금속 이온(Ag+, Cu+)이 이동하여 **금속 필라멘트(Metal filament)**를 형성
2. VCM (Valence Change Mechanism) / OxRAM: ◦ 정의: "Anion based switching" → 음이온 기반. ◦ 재료: 금속 산화물(Metal Oxide, 예: HfOx, TaOx). ◦ 원리: 산소 이온($O^{2-}$)이 이동하고 남은 **산소 공공(Oxygen Vacancy, $V_o$)**들이 줄을 서서 전기가 통하는 길을 만듦. • Forming: 처음에 높은 전압을 걸어 길(Filament)을 뚫어주는 과정 (Soft-breakdown). • SET: High Resistance(OFF) → Low Resistance(ON)로 가는 과정. • RESET: Low Resistance(ON) → High Resistance(OFF)로 가는 과정 (Filament Rupture).

3. Cross-point Array와 Selector 메모리 용량을 늘리기 위해 트랜지스터를 없애고 선만 교차시켜 만드는 구조(Cross-point)에서 발생하는 문제와 해결책. • Sneak Path (누설 경로): "Sneak path increases power and degrades sense margin". ◦ 원하지 않는 셀을 통해 전류가 새어 나가는 현상. • 해결책 (Selector): 1S1R (1 Selector - 1 Resistor) 구조 사용. • Ideal Selector의 조건: ◦ Non-linearity (비선형성): 낮은 전압($V/2$)에서는 전류가 거의 안 흐르고(OFF), 특정 전압($V$) 이상에서만 전류가 흘러야 함(ON). ◦ "Cut off the sneak path at V/2".

4. PCM (Phase Change Memory)의 원리 물질의 상태(결정질 vs 비정질)에 따른 저항 차이를 이용합니다. • 재료: GST ($Ge_2Sb_2Te_5$) - Chalcogenide material. ◦ Crystalline (결정질): 규칙적 배열, 저항 낮음 (Low R), "1". ◦ Amorphous (비정질): 불규칙 배열, 저항 높음 (High R), "0". • 동작 방식 ◦ RESET (Amorphization): "Short High Current Pulse" → 녹는점($T_m$) 이상으로 가열 후 급격히 냉각(Quench). ◦ SET (Crystallization): "Long Low Current Pulse" → 결정화 온도($T_g$) 이상, 녹는점 이하에서 오랫동안 유지(Anneal).

5. PCM의 주요 문제점 (Challenges) PCM이 상용화되는 데 걸림돌이 되는 물리적 현상들입니다.

1. Resistance Drift (저항 드리프트): ◦ "Relaxation of the amorphous phase" ◦ 비정질 상태는 불안정해서 시간이 지나면 구조가 변하고, 저항이 점점 커지는 현상. → 시간이 지나면 데이터 읽기 오류 발생.
2. Thermal Crosstalk (열 간섭): ◦ PCM은 '열'을 이용하기 때문에, 옆에 있는 셀까지 뜨거워져서 데이터가 지워질 수 있음.
3. High Reset Current: ◦ 녹는점까지 올려야 하므로 전력 소모가 큼.

6. 최신 트렌드: 3D XPoint & SOM Intel의 Optane 메모리 등에 사용된 기술입니다. • 3D XPoint: PCM 소재와 OTS Selector를 결합한 기술. NAND보다 빠르고 DRAM보다 용량이 큼 • SOM (Selector Only Memory): ◦ 별도의 메모리 소자 없이 Selector(OTS) 자체가 메모리 역할까지 하는 것. ◦ "OTS-only memory", "Polarity-dependent turn-on voltage".

1. Memory Hierarchy & Gap 현재 컴퓨터 구조에서 CPU와 가까운 메모리(SRAM/DRAM)는 빠르지만 휘발성이고, 먼 스토리지(NAND/HDD)는 비휘발성이지만 느립니다. 이 사이의 속도와 용량 차이(Gap)를 메꾸기 위해 eNVM(Emerging Non-volatile Memory)이 필요합니다. • Storage Class Memory (SCM): DRAM과 NAND Flash 사이의 성능 격차를 줄이는 메모리. • Ideal Memory: "there is no such thing as an ideal memory" - 모든 조건을 완벽하게 만족하는 메모리는 없으므로 용도에 맞춰 개발한다는 점.

2. MRAM (Magnetic RAM)의 원리 자석의 N극/S극 방향(스핀)을 이용하여 저항 차이를 만드는 MTJ 소자가 핵심입니다. • MTJ (Magnetic Tunnel Junction): "Two ferromagnetic layers separated by a thin tunnel barrier" (기본 구조). ◦ Fixed Layer (Pinned Layer): 자화 방향이 고정됨. ◦ Free Layer: 자화 방향이 바뀔 수 있음. • TMR (Tunneling Magneto-Resistance) 효과: ◦ Parallel (평행): 두 층의 자화 방향이 같음 $\rightarrow$ Low Resistance ("0"). ◦ Anti-parallel (반평행): 두 층의 자화 방향이 반대 $\rightarrow$ High Resistance ("1"). ◦ $R_{parallel} < R_{antiparallel}$